• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明揭示一種實例性互補金氧半導體(CMOS)影像感測器，其包含一磊晶層、一像素陣列及一溝渠電容器。該像素陣列形成於該磊晶層之一前側上該影像感測器之一像素陣列區中。該像素陣列包含安置於毗鄰像素之間之一或多個淺溝渠隔離結構以用於隔離該像素陣列區中之該等像素。該溝渠電容器形成於該磊晶層之該前側上該影像感測器之一周邊電路區中。
    公开号:TW201310627A
    申请号:TW101124509
    申请日:2012-07-06
    公开日:2013-03-01
    发明作者:Rongsheng Yang；zhi-qiang Lin
    申请人:Omnivision Tech Inc；
    IPC主号:H01L27-00
    专利说明:
    具有周邊溝渠電容器之互補金氧半導體影像感測器
    本發明大體而言係關於影像感測器，且特定而言(但非排他地)係關於具有周邊電容器之CMOS成像感測器。
    影像感測器已變得無處不在。其廣泛地用於數位靜態相機、蜂巢式電話、安全攝影機、醫療裝置、汽車及其他應用中。用於製造影像感測器且特定而言製造互補金氧半導體(「CMOS」)影像感測器(「CIS」)之技術已不斷以一較大步伐前進。現代影像感測器應用提出對較快速處理速度及較佳影像品質之需求，而同時預期影像感測器之實體大小之最小化。因此，需要開發新架構來改良效能同時維持或減小影像感測器電路之大小以與此等需求保持同步。
    參考以下各圖闡述本發明之非限制性及非窮盡性實施例，其中除非另有規定，否則相似參考編號指代各個視圖通篇中之相似部件。
    本文中闡述具有一周邊溝渠電容器之一CMOS影像感測器之實施例。在以下說明中，陳述了眾多特定細節以提供對該等實施例之一透徹理解。然而，熟習此項技術者將認識到，可在沒有該等特定細節中之一或多者之情形下或藉助其他方法、組件、材料等來實踐本文中所闡述之技術。在其他例項中，未詳細展示或闡述眾所周知之結構、材料或操作以避免使某些態樣模糊。
    本說明書通篇所提及之「一項實施例」或「一實施例」意指關於包含於本發明之至少一項實施例中之實施例所闡述之一特定特徵、結構或特性。因此，在本說明書通篇中之各個位置中出現之片語「在一項實施例中」或「在一實施例中」未必全部指代同一實施例。此外，可以任何適合之方式組合該等特定特徵、結構或特性於一或多個實施例中。諸如「頂部」、「向下」、「上面」、「下面」之方向性術語係參考正闡述之圖之定向而使用的。
    圖1係根據本發明之一實施例具有一周邊溝渠電容器115之一CMOS影像感測器100之一功能性方塊圖及剖面圖。CMOS影像感測器100之所圖解說明實施例包含一像素陣列區105及一周邊電路區110。在一項實例中，周邊電路區110包含實體上不位於像素陣列區105，內而是接界其上製作CMOS影像感測器100之半導體晶粒102之一周邊的電路。
    像素陣列區105包含成像像素(例如，像素P1、P2、...、Pn)之一個二維(「2D」)陣列。如所圖解說明，每一像素配置成一列(例如，列R1至Ry)及一行(例如，行C1至Cx)以獲取一人、地點或物件之影像資料，然後可使用該影像資料再現該人、地點或物件之一2D影像。
    朝向圖1之底部所展示係包含於像素陣列區105中之一實例性成像像素Pi之一剖面圖。成像像素Pi之所圖解說明實施例包含一磊晶(「EPI」)層125、淺溝渠隔離(「STI」)結構140、光電二極體區域145、一浮動擴散部150及閘極氧化物155、傳送閘極電極160及側壁間隔件165。
    在圖1之所圖解說明實施例中，磊晶層125係在一矽基板(未展示)上磊晶生長之一矽層。在一項實例中，其上生長磊晶層125之矽基板可係p+型經摻雜矽，而磊晶層125本身經摻雜處於p型摻雜之一中間位準。
    成像像素Pi中亦包含傳送閘極電極160，傳送閘極電極160經耦合以將在光電二極體區域145中所累積之電荷傳送至浮動擴散部150。在一項實施例中，傳送閘極電極160係一多晶矽(亦即，多晶矽)結構。閘極氧化物155安置於傳送閘極電極160與磊晶層125之前側之間以將傳送閘極電極160與磊晶層125之表面隔離。
    在操作期間，由成像像素Pi接收入射光。回應於所接收光而產生電子電洞對。然後，該等電子被收集於光電二極體區域145中、藉助傳送閘極電極160傳送至浮動擴散部150並轉換成待由位於周邊電路區110中之電路接收、處理及儲存之電信號。
    如所展示，STI結構140安置於磊晶層125中成像像素Pi與毗鄰成像像素之間以隔離該等毗鄰成像像素。舉例而言，STI結構140可經組態以充當一障壁以使電荷載體(例如，光生電子)不擴散至一毗鄰成像像素中。
    周邊電路區110之所圖解說明實例可包含耦合至像素陣列以控制像素陣列之操作特性之控制電路。舉例而言，該控制電路可產生用於控制影像獲取之一快門信號。在每一像素已獲取其影像資料或影像電荷之後，藉由包含於周邊電路區110中之讀出電路而自浮動擴散部150讀出影像資料。該讀出電路可包含取樣電路、放大電路或其他電路。然後，該讀出電路將影像資料傳送至亦包含於周邊電路區110中之功能邏輯以儲存影像資料或甚至藉由應用後影像效應(例如，裁剪、旋轉、移除紅眼、調整亮度、調整對比度或其他操作)來操縱該影像資料。在一項實施例中，讀出電路可沿讀出行線(所圖解說明)一次讀出一列影像資料或可使用多種其他技術(未圖解說明)讀出影像資料。
    包含於周邊電路區110中之電路通常需要一或多個大值電容器以用於適當操作。舉例而言，包含於讀出電路中之一取樣電路可包含一大值電容器以用於對藉助成像像素所獲取之影像資料進行取樣。對於此等大值電容器，習用CMOS影像感測器通常包含一平面結構之一電容器。亦即，一習用平面結構電容器包含安置於各自充當該電容器之一各別電極/板之兩個平面半導體材料層之間的一平面介電層。然而，一平面結構電容器佔據半導體晶粒之一相對大之面積且可難以(若並非不可能)按比例調整。因此，在習用CMOS影像感測器之周邊電路區中使用一平面結構電容器限制半導體晶粒之可按比例調整性。
    因此，本發明之實施例包含減小周邊電路區110中之大值電容器所需要之實體面積之一溝渠電容器115。另一選擇係或另外，溝渠電容器115亦可提供增加之電容，同時維持或減小周邊電路區110中之電容器之所需面積。
    圖1之底部圖解說明包含於周邊電路區110中之實例性溝渠電容器115之一剖面圖。溝渠電容器115之所圖解說明實例包含一或多個溝渠120、介電層130、多晶矽層135及磊晶層125之一經摻雜部分195。因此，在所圖解說明實施例中，介電層130充當溝渠電容器115之電介質，多晶矽層135充當溝渠電容器115之一頂部電極/板，及磊晶層125之經摻雜部分195充當溝渠電容器115之一底部電極/板。
    藉由將一溝渠結構用於電容器115，當與一平面結構電容器相比較時，電容器115針對半導體晶粒102之一設定面積之電容增加。舉例而言，假定溝渠120具有0.1微米之一近似寬度w、0.3微米之一深度d及0.1微米之一間隔，則當與相同電容之一平面結構電容器相比較時，電容器115所佔據之面積降低至大約1/4。換言之，溝渠電容器115可僅需要用於一平面結構電容器之面積的大約四分之一。因此，在一項實施例中，假定平面結構電容器佔據一半導體晶粒之總大小的20%，則藉由使用溝渠電容器(諸如，溝渠電容器115)，可實現半導體晶粒102之總大小的一15%減小。
    圖2A至圖2I圖解說明根據本發明之一實施例製作CMOS影像感測器100之一製程。在圖2A中，提供具有像素陣列區及周邊電路區之磊晶層125。接下來，在磊晶層125之前側上生長一個氧化物層172。在一項實施例中，在氧化物層172上方沈積一個氮化物層(未展示)。如圖2B中所展示，然後在氧化物層172之表面上磊晶層125之前側上形成一遮罩170。遮罩170經形成以包含在像素陣列區中的至少一個開口175用於形成STI結構(例如，STI 140)之一溝渠且亦包含在周邊電路區中的至少一個開口180用於形成溝渠電容器(例如，溝渠電容器115)之一溝渠。在一項實施例中，遮罩170係用於形成STI結構之一習用STI遮罩，其中該STI遮罩已經修改而包含在周邊電路區中的額外開口用於形成溝渠電容器。
    然後，透過開口175及180蝕刻磊晶層125及氧化物層172以在像素陣列區及周邊電路區兩者中形成溝渠。因此，在一項實施例中，蝕刻磊晶層125包含在像素陣列區及周邊電路區中同時蝕刻溝渠以分別用於STI結構及溝渠電容器。圖2C圖解說明在蝕刻之後形成於磊晶層125中之所得溝渠。如圖2C中所展示，周邊電路區中用於溝渠電容器之溝渠具有分別實質上等於形成於像素陣列區中用於STI結構之溝渠之高度h2及寬度w2之一高度h1及寬度w1。
    接下來，重新開始用於一CMOS影像感測器之正常製程流程，包含形成STI結構140。舉例而言，在移除遮罩170之後，可在整個影像感測器100上方熱生長一種氧化物(未展示)，且然後可藉由諸如化學汽相沈積(CVD)之一製程沈積一種氧化物185。所沈積氧化物185可填充周邊電路區及像素陣列區兩者中之溝渠且甚至可在磊晶層125之頂部表面上面延伸。因此，形成製程可包含藉由將所沈積氧化物185向下化學機械拋光(CMP)至氧化物層172從而使得溝渠被填滿來平坦化頂部表面之一額外階段，如圖2D中所展示。
    在形成閘極氧化物155之前，在磊晶層125上形成一遮罩190，如圖2E中所展示。遮罩190覆蓋STI結構140且亦包含與形成於周邊電路區中之溝渠對準之一或多個開口182以使得可藉助一濕蝕刻或幹蝕刻自該等溝渠移除氧化物185。在自開口182移除氧化物層172及氧化物185之後，可如圖2F中所展示執行摻雜劑192之一選用植入以形成充當溝渠電容器115之一底部電極之一經摻雜部分195。然後，圖2G圖解說明遮罩190之移除、剩餘氧化物層172之移除及氧化物130在經摻雜部分195上之生長以充當溝渠電容器115之電介質。在一項實施例中，在氧化物層130上方沈積一個氮化物層(未展示)。亦在磊晶層125上像素陣列區中生長閘極氧化物155以用於將傳送閘極160與磊晶層125之表面隔離。在一項實施例中，閘極氧化物155由與溝渠電容器115之氧化物130相同之氧化物形成。換言之，可藉助相同製程步驟同時形成氧化物130及閘極氧化物155。
    在其他製程實施例中，單獨地生長閘極氧化物155及氧化物130。舉例而言，在移除遮罩190之後，可僅自周邊電路區移除氧化物層172且在像素陣列區中保持氧化物層172，以使得在周邊電路區中生長氧化物層130且自像素陣列區遮蔽/移除氧化物層130。隨後，當在像素陣列區中生長閘極氧化物155時，周邊電路中之氧化物130可變厚閘極氧化物製程添加之無論多少的量。因此，在此項實施例中，用於溝渠電容器115之氧化物130可比閘極氧化物155厚。
    接下來，如圖2H中所展示，在氧化物層130上沈積一多晶矽層135。在此項實施例中，多晶矽層135充當溝渠電容器115之一頂部電極。此時，亦形成傳送閘極電極160。在一項實施例中，傳送閘極電極160係一多晶矽閘極電極，且可係經沈積以形成多晶矽層135之相同多晶矽。因此，在一項實施例中，藉助相同製程步驟同時形成傳送閘極160及多晶矽層135。在其他實施例中，單獨地形成傳送閘極電極160及多晶矽層135。接下來，再次重新開始用於一CMOS影像感測器之正常製程流程，包含形成光電二極體區域145、浮動擴散部150及側壁間隔件165以及CMOS影像感測器100之剩餘組件。
    圖3係根據本發明之一實施例供在一CMOS影像感測器中使用之一溝渠電容器之一底部電極300之一平面圖及剖視圖。底部電極300係圖1之溝渠電容器115之底部電極(亦即，經摻雜部分195)之一項可能實施方案。如自圖3可看到，底部電極具有一格柵結構，該格柵結構具有複數個柱305及310以及複數個溝渠315及320。可透過在圖2A及圖2B之遮罩170中圖案化開口180來形成底部電極300之格柵結構。
    圖4係根據本發明之另一實施例供在一CMOS影像感測器中使用之一溝渠電容器之一底部電極400之一平面圖及一剖視圖。底部電極400亦係圖1之溝渠電容器115之底部電極(亦即，經摻雜部分195)之一項可能實施方案。如自圖4可看到，底部電極具有複數個脊405及複數個溝渠410。可透過在圖2A及圖2B之遮罩170中圖案化開口180來形成底部電極400之結構。
    圖5係圖解說明根據本發明之一實施例之一CMOS影像感測器之一像素陣列區內之兩個四電晶體(「4T」)像素及一周邊電路區內之取樣電路500之一實施例之一電路圖。然而，應瞭解，本發明之實施例並不限於4T像素架構；而是，受益於本發明之熟習此項技術者將理解，本發明教示亦可適用於3T設計、5T設計及各種其他像素架構。在圖2中，像素Pa及Pb配置成兩列及一行。每一像素之所圖解說明實施例包含一光電二極體PD、一傳送電晶體T1、一重設電晶體T2、一源極隨耦器(「SF」)電晶體T3及一選擇電晶體T4。在操作期間，傳送電晶體T1接收一傳送信號TX，該傳送信號TX將在光電二極體PD中所累積之電荷傳送至一浮動擴散節點FD。在一項實施例中，浮動擴散節點FD可耦合至用於暫時儲存影像電荷之一儲存電容器(未展示)。重設電晶體T2耦合於一電力軌VDD與浮動擴散節點FD之間以在一重設信號RST之控制下進行重設(例如，將FD放電或充電至一預設定電壓)。浮動擴散節點FD經耦合以控制SF電晶體T3之閘極。SF電晶體T3耦合於電力軌VDD與選擇電晶體T4之間。SF電晶體T3作為一源極隨耦器操作以自像素提供一高阻抗輸出。最後，選擇電晶體T4在一選擇信號SEL之控制下將像素電路之輸出選擇性地耦合至行線。
    如上文所闡述，在每一像素已獲取其影像資料或影像電荷之後，藉由包含於周邊電路區中之讀出電路自浮動擴散節點FD讀出影像資料。在所圖解說明實施例中，讀出電路包含一行放大器505及取樣電路500。如圖5中所展示，取樣電路500包含一切換器510、一取樣電容器515及一類比轉數位轉換器520。根據本發明之教示，可藉助包含溝渠電容器115之前述溝渠電容器中之任一者來實施取樣電容器515。然而，由於形成溝渠電容器115所需之面積減小，故可在半導體晶粒中包含用於額外功能性之額外電路及/或可減小晶粒本身之大小以用於一較小成像感測器。儘管圖5圖解說明使用溝渠電容器115作為取樣電路500之取樣電容器515，但溝渠電容器115及本文中所闡述之製程亦可適合於在周邊電路區中所設計之任何大值電容器。舉例而言，溝渠電容器115可係用於影像感測器100之周邊電路區中之輸入/輸出功能之一耦合電容器。
    現返回參考圖5中之取樣電路500之操作，切換器510經控制以將取樣電容器選擇性地耦合至行放大器505之輸出以對由行放大器505提供之經放大影像資料進行取樣。然後比較經取樣影像資料與一參考值525以藉助類比轉數位轉換器520產生一經數位化輸出。
    然後，取樣電路500將此經數位化影像資料傳送至亦包含於周邊電路區中之功能邏輯530以儲存該經數位化影像資料或甚至藉由應用後影像效應(例如，裁剪、旋轉、移除紅眼、調整亮度、調整對比度或其他操作)來操縱該經數位化影像資料。
    包含發明摘要中所闡述內容之本發明之所圖解說明實施例之以上說明並非意欲係窮盡性的或將本發明限制於所揭示之確切形式。雖然出於圖解說明目的而在本文中闡述本發明之特定實施例及實例，但如熟習此項技術者將認識到，可在本發明之範疇內做出各種修改。
    可根據以上詳細說明對本發明做出此等修改。不應將以下申請專利範圍中所使用之術語理解為將本發明限制於說明書中所揭示之特定實施例。相反，本發明之範疇將完全由以下申請專利範圍來確定，該等申請專利範圍將根據申請專利範圍解釋之既定原則加以理解。
    100‧‧‧互補金氧半導體影像感測器/影像感測器
    102‧‧‧半導體晶粒
    105‧‧‧像素陣列區
    110‧‧‧周邊電路區
    115‧‧‧周邊溝渠電容器/溝渠電容器/實例性溝渠電容器/電容器
    120‧‧‧溝渠/一或多個溝渠
    125‧‧‧磊晶層
    130‧‧‧氧化物/氧化物層/介電層
    135‧‧‧多晶矽層
    140‧‧‧淺溝渠隔離結構/淺溝渠隔離
    145‧‧‧光電二極體區域
    150‧‧‧浮動擴散部
    155‧‧‧閘極氧化物
    160‧‧‧傳送閘極電極/傳送閘極
    165‧‧‧側壁間隔件
    170‧‧‧遮罩
    172‧‧‧氧化物層
    175‧‧‧開口/至少一個開口
    180‧‧‧開口/至少一個開口
    182‧‧‧開口/一或多個開口
    185‧‧‧氧化物/所沈積氧化物
    190‧‧‧遮罩
    192‧‧‧摻雜劑
    195‧‧‧經摻雜部分
    300‧‧‧底部電極
    305‧‧‧複數個柱
    310‧‧‧複數個柱
    315‧‧‧複數個溝渠
    320‧‧‧複數個溝渠
    400‧‧‧底部電極
    405‧‧‧複數個脊
    410‧‧‧複數個溝渠
    500‧‧‧取樣電路
    505‧‧‧行放大器
    510‧‧‧切換器
    515‧‧‧取樣電容器
    520‧‧‧類比轉數位轉換器
    525‧‧‧參考值
    530‧‧‧功能邏輯
    C1至Cx‧‧‧行
    d‧‧‧深度
    FD‧‧‧浮動擴散節點
    h1‧‧‧高度
    h2‧‧‧高度
    P1、P2、...、Pn‧‧‧像素
    Pa‧‧‧像素
    Pb‧‧‧像素
    PD‧‧‧光電二極體
    Pi‧‧‧實例性成像像素/成像像素
    R1至Ry‧‧‧列
    RST‧‧‧重設信號
    SEL‧‧‧選擇信號
    SF‧‧‧源極隨耦器
    T1‧‧‧傳送電晶體
    T2‧‧‧重設電晶體
    T3‧‧‧源極隨耦器電晶體
    T4‧‧‧選擇電晶體
    TX‧‧‧傳送信號
    VDD‧‧‧電力軌
    w‧‧‧寬度
    w1‧‧‧寬度
    w2‧‧‧寬度
    圖1係根據本發明之一實施例之一CMOS影像感測器之一功能性方塊圖及剖面圖。
    圖2A至圖2I圖解說明根據本發明之一實施例製作一CMOS影像感測器之一製程。
    圖3係根據本發明之一實施例供在一CMOS影像感測器中使用之一溝渠電容器之一底部電極之一平面圖及剖視圖。
    圖4係根據本發明之另一實施例供在一CMOS影像感測器中使用之一溝渠電容器之一底部電極之一平面圖及一剖視圖。
    圖5係圖解說明根據本發明之一實施例之一CMOS影像感測器之一像素陣列區內之兩個四電晶體(「4T」)像素及一周邊電路區內之取樣電路之一實施例之一電路圖。
    100‧‧‧互補金氧半導體影像感測器/影像感測器
    102‧‧‧半導體晶粒
    105‧‧‧像素陣列區
    110‧‧‧周邊電路區
    115‧‧‧周邊溝渠電容器/溝渠電容器/實例性溝渠電容器/電容器
    120‧‧‧溝渠/一或多個溝渠
    125‧‧‧磊晶層
    130‧‧‧氧化物/氧化物層/介電層
    135‧‧‧多晶矽層
    140‧‧‧淺溝渠隔離結構/淺溝渠隔離
    145‧‧‧光電二極體區域
    150‧‧‧浮動擴散部
    155‧‧‧閘極氧化物
    160‧‧‧傳送閘極電極/傳送閘極
    165‧‧‧側壁間隔件
    195‧‧‧經摻雜部分
    C1至Cx‧‧‧行
    d‧‧‧深度
    P1、P2、...、Pn‧‧‧像素
    Pi‧‧‧實例性成像像素/成像像素
    R1至Ry‧‧‧列
    w‧‧‧寬度
    权利要求:
    Claims (19)
    [1] 一種製作一互補金氧半導體(CMOS)影像感測器之方法，該方法包括：提供具有一像素陣列區及一周邊電路區之一磊晶層；在該磊晶層之一前側上形成一遮罩，其中該遮罩包含在該像素陣列區中之一第一開口及在該周邊電路區中之一第二開口；透過該第一開口及該第二開口蝕刻該磊晶層以形成在該像素陣列區中之一第一溝渠及在該周邊電路區中之一第二溝渠；使用該第一溝渠來形成一淺溝渠隔離結構以隔離該像素陣列區中之毗鄰像素；及使用該周邊電路區中之該第二溝渠來形成一溝渠電容器。
    [2] 如請求項1之方法，其中蝕刻該磊晶層包含同時蝕刻該第一溝渠及該第二溝渠。
    [3] 如請求項1之方法，其中形成該溝渠電容器包括：在該第二溝渠中該磊晶層之一經摻雜部分上形成一介電層；及在該介電層上沈積多晶矽，其中該磊晶層之該經摻雜部分係該溝渠電容器之一第一電極，且該多晶矽係該溝渠電容器之一第二電極。
    [4] 如請求項3之方法，其中在該第二溝渠中形成該介電層包含：在該第二溝渠中生長一種氧化物且在該磊晶層之該前側上該像素陣列區中同時生長一閘極氧化物以用於將一電晶體閘極與該磊晶層之該前側隔離。
    [5] 如請求項3之方法，其中在該介電層上沈積該多晶矽包含：在該介電層上該像素陣列區中沈積該多晶矽以形成該電晶體閘極。
    [6] 一種製作一互補金氧半導體(CMOS)影像感測器之方法，該方法包括：提供具有一像素陣列區及一周邊電路區之一磊晶層；在該磊晶層之一前側上形成一遮罩，其中該遮罩包含在該像素陣列區中之第一複數個開口及在該周邊電路區中之第二複數個開口；透過該等第一開口及該等第二開口來蝕刻該磊晶層以形成在該像素陣列區中之第一複數個溝渠及在該周邊電路區中之第二複數個溝渠；在該第一複數個溝渠中之每一者中形成一淺溝渠隔離結構以隔離該像素陣列區中之毗鄰像素；及使用該周邊電路區中之該第二複數個溝渠來形成一溝渠電容器。
    [7] 如請求項6之方法，其中蝕刻該磊晶層包含：同時蝕刻該第一複數個溝渠及該第二複數個溝渠。
    [8] 如請求項6之方法，其中形成該溝渠電容器包括：在該第二複數個溝渠中該磊晶層之一經摻雜部分上形成一介電層；及在該介電層上沈積多晶矽，其中該磊晶層之該經摻雜部分係該溝渠電容器之一第一電極，且該多晶矽係該溝渠電容器之一第二電極。
    [9] 如請求項6之方法，其中在該第二複數個溝渠中形成該介電層包括：在該第二溝渠中生長一種氧化物且在該磊晶層之該前側上該像素陣列區中同時生長一閘極氧化物以用於將一電晶體閘極與該磊晶層之該前側隔離。
    [10] 如請求項6之方法，其中在該介電層上沈積該多晶矽包含：在該介電層上該像素陣列區中沈積該多晶矽以形成該電晶體閘極。
    [11] 如請求項6之方法，其中該溝渠電容器之一底部電極具有一格柵結構，該格柵結構具有複數個柱。
    [12] 一種互補金氧半導體(CMOS)影像感測器，其包括：一磊晶層；一像素陣列，其形成於該磊晶層之一前側上該影像感測器之一像素陣列區中，其中該像素陣列包含安置於毗鄰像素之間之一或多個淺溝渠隔離結構以用於隔離該像素陣列區中之該等像素；及一溝渠電容器，其形成於該磊晶層之該前側上該影像感測器之一周邊電路區中。
    [13] 如請求項12之CMOS影像感測器，其中該溝渠電容器包含複數個溝渠。
    [14] 如請求項13之CMOS影像感測器，其中該溝渠電容器之一底部電極具有一格柵結構，該格柵結構具有複數個柱。
    [15] 如請求項12之CMOS影像感測器，其中該溝渠電容器之一溝渠具有分別實質上等於該一或多個淺溝渠隔離結構之一高度及寬度之一高度及一寬度。
    [16] 如請求項12之CMOS影像感測器，其中該溝渠電容器係包含於該影像感測器之該周邊電路區中之一取樣電路之一取樣電容器。
    [17] 如請求項12之CMOS影像感測器，其中該溝渠電容器係用於該影像感測器之該周邊電路區中之輸入/輸出功能之一耦合電容器。
    [18] 如請求項12之CMOS影像感測器，其中該溝渠電容器進一步包括：在該周邊電路區中之該磊晶層之一經摻雜部分，其用以充當該溝渠電容器之一第一電極；一種氧化物，其安置於該溝渠電容器之一溝渠中以充當一電介質；及一多晶矽層，其安置於該氧化物上以充當該溝渠電容器之一第二電極。
    [19] 如請求項18之CMOS影像感測器，其中在該像素陣列中之至少一個像素包含：安置於該磊晶層上之一閘極氧化物以將一電晶體閘極與該磊晶層之該前側隔離，其中該閘極氧化物由與安置於該溝渠電容器之該溝渠中之該氧化物相同之氧化物形成。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI475677B|2015-03-01|具有周邊溝渠電容器之互補金氧半導體影像感測器
    US9564463B2|2017-02-07|Methods of fabricating image sensors having deep trenches including negative charge material
    US9570507B2|2017-02-14|Entrenched transfer gate
    US8048711B2|2011-11-01|Method for forming deep isolation in imagers
    US9087757B2|2015-07-21|Semiconductor device, solid-state imaging device, method for manufacturing semiconductor device, method for manufacturing solid-state imaging device, and electronic apparatus
    TWI515887B|2016-01-01|具有具閘極間窄間距之全域快門之影像感測器像素單元
    US20040251482A1|2004-12-16|Method and apparatus for reducing imager floating diffusion leakage
    JP2013012556A|2013-01-17|固体撮像装置とその製造方法、および電子機器
    US7888215B2|2011-02-15|CMOS image sensor with high full-well-capacity
    TWI423434B|2014-01-11|具有磊晶自對準光感測器之影像感測器
    US8963066B2|2015-02-24|Solid-state imaging device, manufacturing method thereof, and electronic device having a pixel separating section configured to separate charge accumulating regions of adjacent pixels
    US8835991B2|2014-09-16|Solid-state image pickup device, method of manufacturing solid-state image pickup device, and electronic apparatus
    US20140042445A1|2014-02-13|System and Method for Fabricating a 3D Image Sensor Structure
    KR101770289B1|2017-08-23|이미지 센서 및 이의 형성 방법
    JP2017195215A|2017-10-26|撮像素子及びその製造方法
    US20100148230A1|2010-06-17|Trench isolation regions in image sensors
    US20100140668A1|2010-06-10|Shallow trench isolation regions in image sensors
    JP5962155B2|2016-08-03|固体撮像装置、固体撮像装置の製造方法、及び、電子機器
    US9741758B2|2017-08-22|Methods of forming image sensors including deposited negative fixed charge layers on photoelectric conversion regions
    TW201628176A|2016-08-01|固體攝像裝置及固體攝像裝置之製造方法
    JP5407282B2|2014-02-05|固体撮像装置とその製造方法、及び電子機器
    EP2519973B1|2017-02-15|Image sensor with doped transfer gate
    TWI511278B|2015-12-01|具有藉由使用光阻阻擋氮化之經減少的雜訊之影像感測器
    US20210074758A1|2021-03-11|High density image sensor
    CN113889492A|2022-01-04|具有抬高式浮动扩散部的图像传感器
    同族专利:
    公开号 | 公开日
    CN102916021B|2015-10-21|
    CN102916021A|2013-02-06|
    US8253178B1|2012-08-28|
    HK1179756A1|2013-10-04|
    TWI475677B|2015-03-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US10811540B2|2014-11-21|2020-10-20|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and electronic device|US20030089929A1|2001-02-14|2003-05-15|Rhodes Howard E.|Trench photosensor for a CMOS imager|
    US6204524B1|1999-07-14|2001-03-20|Micron Technology, Inc.|CMOS imager with storage capacitor|
    US7071505B2|2003-06-16|2006-07-04|Micron Technology, Inc.|Method and apparatus for reducing imager floating diffusion leakage|
    US7078746B2|2003-07-15|2006-07-18|Micron Technology, Inc.|Image sensor with floating diffusion gate capacitor|
    US7518143B2|2004-02-27|2009-04-14|National University Corporation Tohoku University|Solid-state imaging device, line sensor and optical sensor and method of operating solid-state imaging device|
    US7193262B2|2004-12-15|2007-03-20|International Business Machines Corporation|Low-cost deep trench decoupling capacitor device and process of manufacture|
    KR100760142B1|2005-07-27|2007-09-18|매그나칩 반도체 유한회사|고해상도 ｃｍｏｓ 이미지 센서를 위한 스택형 픽셀|
    US7432148B2|2005-08-31|2008-10-07|Micron Technology, Inc.|Shallow trench isolation by atomic-level silicon reconstruction|
    KR100809323B1|2006-01-31|2008-03-05|삼성전자주식회사|크로스토크가 감소하고 감도가 증가한 이미지 센서|
    US20080122962A1|2006-11-29|2008-05-29|Omnivision Technologies, Inc.|Image sensors with output noise reduction mechanisms|
    US8101978B2|2008-02-08|2012-01-24|Omnivision Technologies, Inc.|Circuit and photo sensor overlap for backside illumination image sensor|
    US7968923B2|2008-03-12|2011-06-28|Omnivision Technologies, Inc.|Image sensor array with conformal color filters|
    US7948018B2|2008-04-24|2011-05-24|Omnivision Technologies, Inc.|Multilayer image sensor structure for reducing crosstalk|
    JP5515434B2|2009-06-03|2014-06-11|ソニー株式会社|半導体装置及びその製造方法、固体撮像素子|
    KR101621241B1|2009-10-07|2016-05-16|삼성전자 주식회사|이미지 센서 및 그 제조 방법|
    US8614112B2|2010-10-01|2013-12-24|Omnivision Technologies, Inc.|Method of damage-free impurity doping for CMOS image sensors|US8878337B1|2011-07-19|2014-11-04|Xilinx, Inc.|Integrated circuit structure having a capacitor structured to reduce dishing of metal layers|
    US8883524B2|2013-03-14|2014-11-11|Taiwan Semiconductor Manufacturing Company, Ltd.|Methods and apparatus for CMOS sensors|
    US9054007B2|2013-08-15|2015-06-09|Omnivision Technologies, Inc.|Image sensor pixel cell with switched deep trench isolation structure|
    US9147711B1|2014-06-16|2015-09-29|Amazon Technologies, Inc.|Camera module including flip chip image sensor|
    CN105679781B|2014-11-18|2018-09-07|中芯国际集成电路制造有限公司|电容的制造方法、以及cmos图像传感器的制造方法|
    CN108550596A|2018-05-16|2018-09-18|武汉新芯集成电路制造有限公司|器件结构形成方法以及图像传感器形成方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/196,689|US8253178B1|2011-08-02|2011-08-02|CMOS image sensor with peripheral trench capacitor|
    [返回顶部]